CE (Common Emitter) bias 관련 휴리스틱

 

 

 

 

 

다른 설계 영역도 마찬가지겠지만 바이어싱을 할 때에는 설계값을 결정하는 데에 휴리스틱 관계들의 도움을 많이 받을 거 같다.

휴리스틱을 알면 설계 목표를 얻을 때 까지 시도하는 방향성을 알 수 있다.

 

표준 CE 바이어싱

 

위 회로의 테브난 등가회로

 

여기서 $V_{bb}=\frac{R_{b2}}{R_{b1}+R_{b2}}{V}_{cc}$이고 $R_b=R_{b1}||R_{b2}$이다.

$\beta I_B=I_C$이므로 연립방정식을 풀면,

$$I_E=\frac{V_{BB}-V_{BE}}{R_E+\frac{R_B}{\beta +1}}$$

 

 

$I_C$와 $g_m$은 비례한다

$I_C=\frac{g_m}{V_T}$

 

 

$g_m$이 줄어서 좋을 건 없다.

$R_e$(소신호 등가회로에 다는 것 $\ne R_E$)가 달려 있을 경우에는

$R_e$의 피드백 효과가 줄어든다. ($A=g_m$이고 $\beta =R_e$인 부귀환 시스템 $\to$ 루프이득 $A\beta$가 감소. 여기서 $\beta$는 bjt의 $\beta$가 아니라 폐루프 시스템의 귀환 이득.)

그에 따라

비선형성 감소 효과, 즉 $g_m$으로 들어가는 신호의 스케일 감소 효과 ($I_C$가 미세하게 변동하기 때문에 $g_m$은 미세하지만 일정하지 않음),

대역폭 증가 효과,

감도 감소 효과, 즉 $\beta$등에 의한 $g_m$ variation으로 부터 오는 이득 차이 감소.

등등의 효과가 줄어든다.

 

만약 $R_e$가 달려 있지 않거나 작다면 (그런 경우는 없겠지만) 이득이 감소한다.

 

 

$V_{BB}$가 높으면 voltage headroom이 줄어든다

자명

 

 

$V_{BB}$가 낮으면 $I_C$가 온도에 민감해진다.

$V_{BE}$가 온도에 민감하기 때문에 $V_{BB}$가 어느 정도는 큰 게 좋다.

 

 

$R_E$가 높으면 $I_C$가 일정해진다.

위의 $I_E$식 참고. $I_E\approx I_C$.

 

 

$R_E$가 높으면 $g_m$이 낮아진다.

$I_C$가 낮아지면 $g_m$도 낮아진다.

 

 

$R_B$가 높으면 입력 임피던스가 증가한다.

$R_B$가 필요 이상으로 높을 필요는 없겠지만 너무 낮으면 $R_B$로 전류가 다 흘러버려 입력 임피던스가 낮아지게 된다.

그리고 이는 증폭기 이득에 심각한 문제를 발생시킬 수 있다.

입력 임피던스가 줄면 전력 소모도 당연히 증가한다.

 

 

$R_B$가 높으면 $I_C$가 $\beta$에 민감해진다.

위의 $I_E$식 참고. $I_E\approx I_C$.