Boost converter - voltage mode

 

 

 

 

texas instruments 사의 slva633.pdf 참고

회로를 보면 전통적인 open loop 방식의 boost converter 회로에

$V_o$ 를 type 3 compensator를 거쳐 duty cycle로 피드백 하는 구조이다.

 

이렇게 피드백을 굳이 구성하면 개루프 때 보다

스위칭 컨버터 특유의 리플이나 과도응답 특성이 훨씬 좋아지게 된다.

더 작은 인덕턴스, 케페시터 등등의 소자들로도 설계 조건을 충족하게 만들 수 있다.

 

---

 

지금 부터 소신호를 주로 해석한다. 대신호 기준값이 $X$ 라고 하면 그에 매칭 되는 소신호를 $\hat X$으로 표현한다.

 

---

 

$V_o$, $V_e$, $V_{ref}$의 라플라스 도메인 식 부터 시작한다.

$R_1$, $R_3$, $C_2$에 의한 합성 임피던스를 $R_o$로 표현,

$C_1$, $C_3$, $R_2$에 의한 합성 임피던스를 $R_e$로 표현 하면

 

$$R_o = R_1 || (R_3 + {\frac 1 {C_2s}})$$

 

$$R_e = {\frac 1 {C_3s}} || (R_2 + {\frac 1 {C_1s}})$$

 

그리고 $R_b$ 위의 노드에서 전류 보존 식을 쓰면

 

$${\frac {V_o - V_{ref}} {R_o}} = {\frac {V_{ref}} {R_b}} + {\frac {V_{ref} - V_e} {R_e}}$$

 

이 식은 일반적으로 성립하는 식이므로 소신호에서도 성립하므로

 

$${\frac {\hat V_o - \hat V_{ref}} {R_o}} = {\frac {\hat V_{ref}} {R_b}} + {\frac {\hat V_{ref} - \hat V_e} {R_e}}$$

 

여기서 $V_{ref}$의 소신호라니 의아해할 수 있다. $V_{ref}$는 직류 전원이기 때문이다.

앞으로 진행할 해석은 시스템의 안정성에 대한 해석이고 $V_{ref}$의 오차가 있어도 안정적이야 하기 때문에

해석에 넣는다.

 

계속 전개하면

 

$${\hat {V_{ref}}} - {\frac 1 {({\frac 1 {R_o}} + {\frac 1 {R_b}} + {\frac 1 {R_e}}){R_o}}}{\hat {V_o}} = {\frac 1 {({\frac 1 {R_o}} + {\frac 1 {R_b}} + {\frac 1 {R_e}}){R_e}}}{\hat {V_e}}$$

 

여기서

 

$${({\frac 1 {R_o}} + {\frac 1 {R_b}} + {\frac 1 {R_e}}){R_e}} = A$$

$${\frac 1 {({\frac 1 {R_o}} + {\frac 1 {R_b}} + {\frac 1 {R_e}}){R_o}}} = B$$

 

라고 하면

현재 여기 까지 진행한 것이다.

 

---

 

$${\frac {\hat d} {\hat {V_e}}} = {\frac 1 {V_p}}$$

는 SR Flip-Flop이랑 Sawtooth Ramp, Comparator의 관계를 잘 생각해 보면 자명하다.

 

---

 

${\frac {\hat {V_o}} {\hat d}}$ 의 경우에는 소신호의 평균값을 이용해 구할 수 있다.

 

$R_L$, $R_{SW}$, $R_D$는 무시한다.

 

$V_L = L{\frac d{i_L} dt}$

 

GATE가 on 즉

D 동안 $L{\frac d{i_L} dt} = {V_g}$

 

GATE가 off 즉

1 - D 동안 $L{\frac {d{i_L}} {dt}} = {V_g} - {V_o}$

 

이므로 평균 내면

 

$${V_L} = L{\frac {d{i_L}} {dt}} = V_g - (1 - D){V_o}$$

 

${i_c} = C{\frac {d{V_c}} {dt}}$

 

D 동안 $-{\frac {V_o} R}$

 

1 - D 동안 ${i_L} - {\frac {V_o} R}$

 

이므로 평균 내면

 

$${i_C} = C{\frac {d{V_o}} {dt}} = -{\frac {V_o} R} + {i_L}(1 - D)$$

 

${i_C} = {\frac {V_o} {R_{LOAD}}} + C{\frac {d{V_o}} {dt}}$

 

따라서 $LC{\frac {{d^2}{V_o}} {d{t ^ 2}}} + {\frac L R}{\frac {d{V_o}} {dt}} = {\frac d {dt}}\{{i_L}(1 - D)\}$

 

여기서 소신호를 분리 하고. 즉 $X$ -> $X + {\hat X}$

${\frac {d(i_L + {\hat i_L})} {dt}} = {\frac {d{\hat i_L}} {dt}}$ 를 대입해 주고

대신호 수렴항을 취급한다면 ${V_g} - (1 - D){V_o} = 0$ 임을 고려해주고

소신호의 이차항을 오차 취급해주면

 

$$LC{\frac {{d^2}{\hat V_o}} {d{t ^ 2}}} + {\frac L R}{\frac {d{{\hat V_o}}} {dt}} + {(1 - D)}^2{\hat V_o} = -L{i_L}{\frac {d{\hat d}} {dt}} + (1 - D){V_o}{\hat d}$$

 

이걸 라플라스 변환하면

 

$${\frac {\hat {V_o}} {\hat d}} = {\frac {-L{i_L}s + (1 - D){V_o}} {LC{s ^ 2} + {\frac L R}s + {(1 - D)}^2}}$$

 

 

이와는 다른 접근으로 구하는 방법도 있다.

(PDF) Digital peak current mode control of boost converter (researchgate.net)

 

---

 

 

이게 voltage mode boost converter의 소신호 시스템이므로

위상 여유와 이득 여유를 통해 안정성 설계를 하기 위한 루프이득은

$A \cdot B \cdot {\frac {\hat d} {\hat {V_e}}} \cdot {\frac {\hat {V_o}} {\hat d}}$ 이다.

 

---

 

texas instruments 사의 양질의 자료인

Practical Feedback Loop Analysis for Voltage-Mode Boost Converter

slva633.pdf

0.55MB

 

가 아주 큰 도움이 됐다.